Diseño y simulación de filtro IIR Butterworth sobre FPGA

Descripción del Articulo

Presentado en el XXII Congreso Internacional de Ingeniería Eléctrica, Electrónica, Telecomunicaciones y Computación – INTERCON 2015, Ciudad de Huancayo del 03 al 07 de agosto.
Detalles Bibliográficos
Autor: Muñoz Canales, Ricardo Alonso
Formato: objeto de conferencia
Fecha de Publicación:2015
Institución:Universidad de Ciencias y Humanidades
Repositorio:UCH-Institucional
Lenguaje:español
OAI Identifier:oai:repositorio.uch.edu.pe:uch/56
Enlace del recurso:http://repositorio.uch.edu.pe/handle/uch/56
Nivel de acceso:acceso abierto
Materia:Procesamiento digital de señales
Diseño y simulación de filtro
id UUCH_bd0330ab6fa81501ef43aa24b2f182de
oai_identifier_str oai:repositorio.uch.edu.pe:uch/56
network_acronym_str UUCH
network_name_str UCH-Institucional
repository_id_str 4783
dc.title.es_ES.fl_str_mv Diseño y simulación de filtro IIR Butterworth sobre FPGA
title Diseño y simulación de filtro IIR Butterworth sobre FPGA
spellingShingle Diseño y simulación de filtro IIR Butterworth sobre FPGA
Muñoz Canales, Ricardo Alonso
Procesamiento digital de señales
Diseño y simulación de filtro
title_short Diseño y simulación de filtro IIR Butterworth sobre FPGA
title_full Diseño y simulación de filtro IIR Butterworth sobre FPGA
title_fullStr Diseño y simulación de filtro IIR Butterworth sobre FPGA
title_full_unstemmed Diseño y simulación de filtro IIR Butterworth sobre FPGA
title_sort Diseño y simulación de filtro IIR Butterworth sobre FPGA
author Muñoz Canales, Ricardo Alonso
author_facet Muñoz Canales, Ricardo Alonso
author_role author
dc.contributor.author.fl_str_mv Muñoz Canales, Ricardo Alonso
dc.subject.es_ES.fl_str_mv Procesamiento digital de señales
Diseño y simulación de filtro
topic Procesamiento digital de señales
Diseño y simulación de filtro
description Presentado en el XXII Congreso Internacional de Ingeniería Eléctrica, Electrónica, Telecomunicaciones y Computación – INTERCON 2015, Ciudad de Huancayo del 03 al 07 de agosto.
publishDate 2015
dc.date.accessioned.none.fl_str_mv 2016-04-08T09:24:30Z
dc.date.available.none.fl_str_mv 2016-04-08T09:24:30Z
dc.date.issued.fl_str_mv 2015
dc.type.es_ES.fl_str_mv info:eu-repo/semantics/conferenceObject
format conferenceObject
dc.identifier.uri.es_ES.fl_str_mv http://repositorio.uch.edu.pe/handle/uch/56
url http://repositorio.uch.edu.pe/handle/uch/56
dc.language.iso.es_ES.fl_str_mv spa
language spa
dc.rights.es_ES.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.uri.en_PE.fl_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe
dc.publisher.es_ES.fl_str_mv Universidad de Ciencias y Humanidades
dc.source.es_ES.fl_str_mv UNIVERSIDAD DE CIENCIAS Y HUMANIDADES
Repositorio Institucional - UCH
dc.source.none.fl_str_mv reponame:UCH-Institucional
instname:Universidad de Ciencias y Humanidades
instacron:UCH
instname_str Universidad de Ciencias y Humanidades
instacron_str UCH
institution UCH
reponame_str UCH-Institucional
collection UCH-Institucional
bitstream.url.fl_str_mv http://repositorio.uch.edu.pe/xmlui/bitstream/uch/56/1/munoz-canales-ricardo.pdf
http://repositorio.uch.edu.pe/xmlui/bitstream/uch/56/2/license.txt
bitstream.checksum.fl_str_mv e201eeb9bbfbe9cad80fbf4fa5fcb5ad
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositorio UCH
repository.mail.fl_str_mv uch.dspace@gmail.com
_version_ 1835549018678099968
spelling Muñoz Canales, Ricardo Alonso2016-04-08T09:24:30Z2016-04-08T09:24:30Z2015http://repositorio.uch.edu.pe/handle/uch/56Presentado en el XXII Congreso Internacional de Ingeniería Eléctrica, Electrónica, Telecomunicaciones y Computación – INTERCON 2015, Ciudad de Huancayo del 03 al 07 de agosto.En el Perú los filtros digitales se emplean mayormente sobre sistemas de cómputo y su aplicación sobre software de simulación de alto nivel y escasamente sobre hardware como son el micro-controlador o FPGA. Se presenta en este artículo el diseño un filtro rechaza banda entre las frecuencias de 330 y 400 Hz, el cual emplea 20 coeficientes, inviabilizando su implementación en un microcontrolador para las operaciones próximas a tiempo real, por ella se diseñan otras 2 etapas de procesos digitales en FPGA con un módulo de comunicación serial USART basado en el diseño de este último en máquinas de once estados.Submitted by sistemas uch (sistemas@uch.edu.pe) on 2016-04-08T09:24:30Z No. of bitstreams: 1 munoz-canales-ricardo.pdf: 378686 bytes, checksum: e201eeb9bbfbe9cad80fbf4fa5fcb5ad (MD5)Made available in DSpace on 2016-04-08T09:24:30Z (GMT). No. of bitstreams: 1 munoz-canales-ricardo.pdf: 378686 bytes, checksum: e201eeb9bbfbe9cad80fbf4fa5fcb5ad (MD5) Previous issue date: 2015spaUniversidad de Ciencias y Humanidadesinfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/2.5/peUNIVERSIDAD DE CIENCIAS Y HUMANIDADESRepositorio Institucional - UCHreponame:UCH-Institucionalinstname:Universidad de Ciencias y Humanidadesinstacron:UCHProcesamiento digital de señalesDiseño y simulación de filtroDiseño y simulación de filtro IIR Butterworth sobre FPGAinfo:eu-repo/semantics/conferenceObjectORIGINALmunoz-canales-ricardo.pdfmunoz-canales-ricardo.pdfTexto completoapplication/pdf378686http://repositorio.uch.edu.pe/xmlui/bitstream/uch/56/1/munoz-canales-ricardo.pdfe201eeb9bbfbe9cad80fbf4fa5fcb5adMD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://repositorio.uch.edu.pe/xmlui/bitstream/uch/56/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52uch/56oai:repositorio.uch.edu.pe:uch/562017-03-17 16:22:46.205Repositorio UCHuch.dspace@gmail.comTk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=
score 13.935659
Diseño y simulación de filtro IIR Butterworth sobre FPGA
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).

Ejemplares Similares