JRO digital receiver modernization using ADCs with high-speed JESD204B data interface and FPGAs

Descripción del Articulo

Poster presented at the 2021 CEDAR Virtual Workshop, June 20-25.
Detalles Bibliográficos
Autores: Verastegui, J., Rojas, J., Tupac, I., Caceres, D., Gonzales, L.
Formato: objeto de conferencia
Fecha de Publicación:2021
Institución:Instituto Geofísico del Perú
Repositorio:IGP-Institucional
Lenguaje:inglés
OAI Identifier:oai:repositorio.igp.gob.pe:20.500.12816/4964
Enlace del recurso:http://hdl.handle.net/20.500.12816/4964
Nivel de acceso:acceso abierto
Materia:Acquisition System
FPGA
JESD204B
PCB design
HDL design
https://purl.org/pe-repo/ocde/ford#1.05.01
Descripción
Sumario:Poster presented at the 2021 CEDAR Virtual Workshop, June 20-25.
JRO digital receiver modernization using ADCs with high-speed JESD204B data interface and FPGAs
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).

Ejemplares Similares