DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES

Descripción del Articulo

Ver PDF
Detalles Bibliográficos
Autores: Morales Villanueva, Aurelio, Briceño Aranda, Cesar
Formato: artículo
Fecha de Publicación:2007
Institución:Universidad Nacional de Ingeniería
Repositorio:Revista UNI - Tecnia
Lenguaje:español
OAI Identifier:oai:oai:revistas.uni.edu.pe:article/367
Enlace del recurso:http://www.revistas.uni.edu.pe/index.php/tecnia/article/view/367
Nivel de acceso:acceso abierto
Materia:RED NEURONAL
FPGA
RECUPERACIÓN DE PATRONES
id 0375-7765_aa6dd73b7739effa826d9beb32bb0a1f
oai_identifier_str oai:oai:revistas.uni.edu.pe:article/367
network_acronym_str 0375-7765
repository_id_str .
network_name_str Revista UNI - Tecnia
spelling DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONESMorales Villanueva, AurelioBriceño Aranda, CesarRED NEURONALFPGARECUPERACIÓN DE PATRONESVer PDFUniversidad Nacional de Ingeniería2007-12-01info:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionArtículo evaluado por paresapplication/pdfhttp://www.revistas.uni.edu.pe/index.php/tecnia/article/view/36710.21754/tecnia.v17i2.367TECNIA; Vol 17 No 2 (2007)TECNIA; Vol. 17 Núm. 2 (2007)2309-04130375-7765reponame:Revista UNI - Tecniainstname:Universidad Nacional de Ingenieríainstacron:UNIspahttp://www.revistas.uni.edu.pe/index.php/tecnia/article/view/367/368info:eu-repo/semantics/openAccess2021-05-29T15:55:25Zmail@mail.com -
dc.title.none.fl_str_mv DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
title DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
spellingShingle DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
Morales Villanueva, Aurelio
RED NEURONAL
FPGA
RECUPERACIÓN DE PATRONES
title_short DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
title_full DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
title_fullStr DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
title_full_unstemmed DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
title_sort DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
dc.creator.none.fl_str_mv Morales Villanueva, Aurelio
Briceño Aranda, Cesar
author Morales Villanueva, Aurelio
author_facet Morales Villanueva, Aurelio
Briceño Aranda, Cesar
author_role author
author2 Briceño Aranda, Cesar
author2_role author
dc.subject.none.fl_str_mv RED NEURONAL
FPGA
RECUPERACIÓN DE PATRONES
topic RED NEURONAL
FPGA
RECUPERACIÓN DE PATRONES
dc.description.none.fl_txt_mv Ver PDF
description Ver PDF
publishDate 2007
dc.date.none.fl_str_mv 2007-12-01
dc.type.none.fl_str_mv info:eu-repo/semantics/article
info:eu-repo/semantics/publishedVersion
Artículo evaluado por pares
format article
status_str publishedVersion
dc.identifier.none.fl_str_mv http://www.revistas.uni.edu.pe/index.php/tecnia/article/view/367
10.21754/tecnia.v17i2.367
url http://www.revistas.uni.edu.pe/index.php/tecnia/article/view/367
identifier_str_mv 10.21754/tecnia.v17i2.367
dc.language.none.fl_str_mv spa
language spa
dc.relation.none.fl_str_mv http://www.revistas.uni.edu.pe/index.php/tecnia/article/view/367/368
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidad Nacional de Ingeniería
publisher.none.fl_str_mv Universidad Nacional de Ingeniería
dc.source.none.fl_str_mv TECNIA; Vol 17 No 2 (2007)
TECNIA; Vol. 17 Núm. 2 (2007)
2309-0413
0375-7765
reponame:Revista UNI - Tecnia
instname:Universidad Nacional de Ingeniería
instacron:UNI
reponame_str Revista UNI - Tecnia
collection Revista UNI - Tecnia
instname_str Universidad Nacional de Ingeniería
instacron_str UNI
institution UNI
repository.name.fl_str_mv -
repository.mail.fl_str_mv mail@mail.com
_version_ 1701108799601901568
score 13.971837
DISEÑO E IMPLEMENTACIÓN DE UNA RED NEURONAL EN UN FPGA PARA RECUPERACIÓN DE PATRONES
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).

Ejemplares Similares