Stud: A scanlet for test & upgrade of designs targeting verificatiion of fuzzy logic controllers

• Autores: Córdova Sosa, Luis Enrique, Paz Campaña, José, Egoávil Retamozo, Jorge
• Formato: artículo
• Fecha de Publicación: 2000
• Institución: Universidad Nacional de Ingeniería
• Repositorio: UNI-Tesis
• Lenguaje: inglés
• OAI Identifier: oai:cybertesis.uni.edu.pe:20.500.14076/14433
• Enlace del recurso: http://hdl.handle.net/20.500.14076/14433; https://doi.org/10.21754/tecnia.v10i2.466
• Nivel de acceso: acceso abierto
• Materia: Scanlet; JAVA API for Boundary-Scan; Fuzzy Logic; Functional Verification

Este artículo presenta un trabajo preliminar acerca de la implementación de un Scanlet para: (a) chequeo automático de generación de patrones relacionados con circuitos digitales basados en un modelo con interrupción en presencia de falla, (b) monitoreo y depuración in situ, (c) actualización de la arquitectura de un controlador lógico difuso, y (d) inyección de falla a nivel de pines usando Java API. Los puntos (a)-(c) son tareas de verificación. Como primera aproximación, el sistema STUD ha sido desarrollado empleando la arquitectura (incorporada) JTAG (Joint Test Action Group) y configurada por un CPLD para chequeo y operaciones de programación. Entretanto, las operaciones son ejecutadas por Scanlet, el cual puede ser corrido desde una página de Internet. Finalmente, un controla­dor lógico difuso, a manera de un núcleo JP, se usa como marca característica.