Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales

• Autor: Bravo Pacheco, Diego Alessandro
• Formato: tesis de grado
• Fecha de Publicación: 2023
• Institución: Pontificia Universidad Católica del Perú
• Repositorio: PUCP-Institucional
• Lenguaje: español
• OAI Identifier: oai:repositorio.pucp.edu.pe:20.500.14657/196436
• Enlace del recurso: http://hdl.handle.net/20.500.12404/26653
• Nivel de acceso: acceso abierto
• Materia: Amplificadores (Electrónica); Procesamiento de señales digitales; Redes neuronales (Computación)--Dispositivos electrónicos; https://purl.org/pe-repo/ocde/ford#2.02.01

En el presente trabajo de tesis se desarrolla el diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 kHz. La topología utilizada es fully differential de dos etapas, basado en un par diferencial complementario. Además, se incluye una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en obtener un amplificador que disipe baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento establecido en ser menor o igual a 5 μVRMS. Se emplea la tecnología TSMC 180 nm en el software Virtuoso de Cadence, donde se realiza el diseño y la simulación del trabajo. Se emplea una fuente de alimentación de 1.2 V. Los resultados de la simulación muestran una ganancia en lazo abierto de 105.87 dB, una ganancia en lazo cerrado de 40 dB, un margen de fase de 88.0417º y un ruido referido a la entrada de 4.047 μVRMS.