Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales

Descripción del Articulo

En el presente trabajo de tesis se desarrolla el diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, co...

Descripción completa

Detalles Bibliográficos
Autor: Bravo Pacheco, Diego Alessandro
Formato: tesis de grado
Fecha de Publicación:2023
Institución:Pontificia Universidad Católica del Perú
Repositorio:PUCP-Institucional
Lenguaje:español
OAI Identifier:oai:repositorio.pucp.edu.pe:20.500.14657/196436
Enlace del recurso:http://hdl.handle.net/20.500.12404/26653
Nivel de acceso:acceso abierto
Materia:Amplificadores (Electrónica)
Procesamiento de señales digitales
Redes neuronales (Computación)--Dispositivos electrónicos
https://purl.org/pe-repo/ocde/ford#2.02.01
id RPUC_c22f5df8abbe2d0bb75a02f3085903ee
oai_identifier_str oai:repositorio.pucp.edu.pe:20.500.14657/196436
network_acronym_str RPUC
network_name_str PUCP-Institucional
repository_id_str 2905
spelling Saldaña Pumarica, Julio CésarBravo Pacheco, Diego Alessandro2023-12-07T14:23:17Z2023-12-07T14:23:17Z20232023-12-07http://hdl.handle.net/20.500.12404/26653En el presente trabajo de tesis se desarrolla el diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 kHz. La topología utilizada es fully differential de dos etapas, basado en un par diferencial complementario. Además, se incluye una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en obtener un amplificador que disipe baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento establecido en ser menor o igual a 5 μVRMS. Se emplea la tecnología TSMC 180 nm en el software Virtuoso de Cadence, donde se realiza el diseño y la simulación del trabajo. Se emplea una fuente de alimentación de 1.2 V. Los resultados de la simulación muestran una ganancia en lazo abierto de 105.87 dB, una ganancia en lazo cerrado de 40 dB, un margen de fase de 88.0417º y un ruido referido a la entrada de 4.047 μVRMS.spaPontificia Universidad Católica del PerúPEinfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by/2.5/pe/Amplificadores (Electrónica)Procesamiento de señales digitalesRedes neuronales (Computación)--Dispositivos electrónicoshttps://purl.org/pe-repo/ocde/ford#2.02.01Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronalesinfo:eu-repo/semantics/bachelorThesisTesis de licenciaturareponame:PUCP-Institucionalinstname:Pontificia Universidad Católica del Perúinstacron:PUCPIngeniero ElectrónicoTítulo ProfesionalPontificia Universidad Católica del Perú. Facultad de Ciencias e IngenieríaIngeniería Electrónica10123705https://orcid.org/0000-0001-6834-643671327028712026Silva Cardenas, Carlos BernardinoSaldaña Pumarica, Julio CesarRaffo Jara, Mario Andreshttps://purl.org/pe-repo/renati/level#tituloProfesionalhttps://purl.org/pe-repo/renati/type#tesis20.500.14657/196436oai:repositorio.pucp.edu.pe:20.500.14657/1964362024-07-08 09:21:26.118http://creativecommons.org/licenses/by/2.5/pe/info:eu-repo/semantics/openAccessmetadata.onlyhttps://repositorio.pucp.edu.peRepositorio Institucional de la PUCPrepositorio@pucp.pe
dc.title.es_ES.fl_str_mv Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
spellingShingle Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
Bravo Pacheco, Diego Alessandro
Amplificadores (Electrónica)
Procesamiento de señales digitales
Redes neuronales (Computación)--Dispositivos electrónicos
https://purl.org/pe-repo/ocde/ford#2.02.01
title_short Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_full Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_fullStr Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_full_unstemmed Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_sort Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
author Bravo Pacheco, Diego Alessandro
author_facet Bravo Pacheco, Diego Alessandro
author_role author
dc.contributor.advisor.fl_str_mv Saldaña Pumarica, Julio César
dc.contributor.author.fl_str_mv Bravo Pacheco, Diego Alessandro
dc.subject.es_ES.fl_str_mv Amplificadores (Electrónica)
Procesamiento de señales digitales
Redes neuronales (Computación)--Dispositivos electrónicos
topic Amplificadores (Electrónica)
Procesamiento de señales digitales
Redes neuronales (Computación)--Dispositivos electrónicos
https://purl.org/pe-repo/ocde/ford#2.02.01
dc.subject.ocde.es_ES.fl_str_mv https://purl.org/pe-repo/ocde/ford#2.02.01
description En el presente trabajo de tesis se desarrolla el diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 kHz. La topología utilizada es fully differential de dos etapas, basado en un par diferencial complementario. Además, se incluye una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en obtener un amplificador que disipe baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento establecido en ser menor o igual a 5 μVRMS. Se emplea la tecnología TSMC 180 nm en el software Virtuoso de Cadence, donde se realiza el diseño y la simulación del trabajo. Se emplea una fuente de alimentación de 1.2 V. Los resultados de la simulación muestran una ganancia en lazo abierto de 105.87 dB, una ganancia en lazo cerrado de 40 dB, un margen de fase de 88.0417º y un ruido referido a la entrada de 4.047 μVRMS.
publishDate 2023
dc.date.accessioned.none.fl_str_mv 2023-12-07T14:23:17Z
dc.date.available.none.fl_str_mv 2023-12-07T14:23:17Z
dc.date.created.none.fl_str_mv 2023
dc.date.issued.fl_str_mv 2023-12-07
dc.type.es_ES.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.other.none.fl_str_mv Tesis de licenciatura
format bachelorThesis
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/20.500.12404/26653
url http://hdl.handle.net/20.500.12404/26653
dc.language.iso.es_ES.fl_str_mv spa
language spa
dc.rights.es_ES.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.uri.*.fl_str_mv http://creativecommons.org/licenses/by/2.5/pe/
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by/2.5/pe/
dc.publisher.es_ES.fl_str_mv Pontificia Universidad Católica del Perú
dc.publisher.country.es_ES.fl_str_mv PE
dc.source.none.fl_str_mv reponame:PUCP-Institucional
instname:Pontificia Universidad Católica del Perú
instacron:PUCP
instname_str Pontificia Universidad Católica del Perú
instacron_str PUCP
institution PUCP
reponame_str PUCP-Institucional
collection PUCP-Institucional
repository.name.fl_str_mv Repositorio Institucional de la PUCP
repository.mail.fl_str_mv repositorio@pucp.pe
_version_ 1835639535209283584
score 13.955983
Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).

Ejemplares Similares