Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware
Descripción del Articulo
This article aims to work with PROTEUS and the Cyclone II FPGA to design a 3-bit counter circuit in software and hardware. For the software part, PROTEUS will be used, and it comes with the GAL22v10, a reprogrammable CPLD manufactured by the company Lattice Semiconductors. The VHDL description will...
Autor: | |
---|---|
Formato: | artículo |
Fecha de Publicación: | 2024 |
Institución: | Universidad Ricardo Palma |
Repositorio: | Revistas - Universidad Ricardo Palma |
Lenguaje: | español |
OAI Identifier: | oai:oai.revistas.urp.edu.pe:article/6968 |
Enlace del recurso: | http://revistas.urp.edu.pe/index.php/Perfiles_Ingenieria/article/view/6968 |
Nivel de acceso: | acceso abierto |
Materia: | FPGA, cyclone II, VHDL, PROTEUS |
id |
REVURP_8a8f731f2bea2896680993a7bd37f5df |
---|---|
oai_identifier_str |
oai:oai.revistas.urp.edu.pe:article/6968 |
network_acronym_str |
REVURP |
network_name_str |
Revistas - Universidad Ricardo Palma |
repository_id_str |
|
spelling |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y HardwareLandaeta, Pedro SelencioFPGA, cyclone II, VHDL, PROTEUSFPGA, cyclone II, VHDL, PROTEUSThis article aims to work with PROTEUS and the Cyclone II FPGA to design a 3-bit counter circuit in software and hardware. For the software part, PROTEUS will be used, and it comes with the GAL22v10, a reprogrammable CPLD manufactured by the company Lattice Semiconductors. The VHDL description will be made using the Cypress Warp Galaxy software, it generates a .jed file from the constructed VHDL file, the .jed file is used to record it in the GAL and thus be able to simulate the description made. The Galaxy software is free to use and a virtual machine is required because it works with Windows XP. Virtual Box will be used as Virtualization software belonging to the ORACLE company. Regarding the FPGA, the cyclone II ep2ct144c8n from the INTEL FPGA company will be used. Which will be programmed with the Quartus II 13.0 sp1 software. As a result, the circuit will be simulated in PROTEUS with the GAL 22V10 and in hardware with the cyclone II card.— El presente artículo tiene como objetivo trabajar con PROTEUS y la FPGA Cyclone II para diseñar un circuito contador de 3 bits en software y hardware. Para la parte de software se usará PROTEUS, ya éste trae la GAL22v10, CPLD reprogramable fabricada por la empresa Lattice Semiconductors. La descripción VHDL se hará por medio del software Cypress Warp Galaxy, éste genera un archivo .jed a partir del archivo VHDL construido, el archivo .jed se usa para grabarlo en la GAL y poder así simular la descripción hecha. El software Galaxy es de libre uso y se necesita una máquina virtual porque trabaja con Windows XP. Se usará Virtual Box como software de Virtualización perteneciente a la empresa ORACLE. En lo que respecta a la FPGA, se usará la cyclone II ep2ct144c8n de la empresa INTEL FPGA. La cual se va a programar con el software Quartus II 13.0 sp1. Como resultado se tendrá el circuito simulado en PROTEUS con la GAL 22V10 y en hardware con la tarjeta cyclone II. Universidad Ricardo Palma2024-12-31info:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionapplication/pdfhttp://revistas.urp.edu.pe/index.php/Perfiles_Ingenieria/article/view/696810.31381/perfilesingenieria.v21i22.6968Engineering Profiles; Vol. 21 No. 22 (2024): Perfiles de Ingeniería (july-december) 2024; 60-76Perfiles de Ingeniería; Vol. 21 Núm. 22 (2024): Perfiles de Ingeniería (julio-diciembre) 2024; 60-762519-57191996-666010.31381/perfilesingenieria.v21i22reponame:Revistas - Universidad Ricardo Palmainstname:Universidad Ricardo Palmainstacron:URPspahttp://revistas.urp.edu.pe/index.php/Perfiles_Ingenieria/article/view/6968/11418Derechos de autor 2024 Pedro Selencio Landaetahttps://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessoai:oai.revistas.urp.edu.pe:article/69682025-01-03T14:00:58Z |
dc.title.none.fl_str_mv |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware |
title |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware |
spellingShingle |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware Landaeta, Pedro Selencio FPGA, cyclone II, VHDL, PROTEUS FPGA, cyclone II, VHDL, PROTEUS |
title_short |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware |
title_full |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware |
title_fullStr |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware |
title_full_unstemmed |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware |
title_sort |
Uso de PROTEUS y la CYCLONE II para la Enseñanza Práctica de VHDL y FPGA por medio de Software y Hardware |
dc.creator.none.fl_str_mv |
Landaeta, Pedro Selencio |
author |
Landaeta, Pedro Selencio |
author_facet |
Landaeta, Pedro Selencio |
author_role |
author |
dc.subject.none.fl_str_mv |
FPGA, cyclone II, VHDL, PROTEUS FPGA, cyclone II, VHDL, PROTEUS |
topic |
FPGA, cyclone II, VHDL, PROTEUS FPGA, cyclone II, VHDL, PROTEUS |
description |
This article aims to work with PROTEUS and the Cyclone II FPGA to design a 3-bit counter circuit in software and hardware. For the software part, PROTEUS will be used, and it comes with the GAL22v10, a reprogrammable CPLD manufactured by the company Lattice Semiconductors. The VHDL description will be made using the Cypress Warp Galaxy software, it generates a .jed file from the constructed VHDL file, the .jed file is used to record it in the GAL and thus be able to simulate the description made. The Galaxy software is free to use and a virtual machine is required because it works with Windows XP. Virtual Box will be used as Virtualization software belonging to the ORACLE company. Regarding the FPGA, the cyclone II ep2ct144c8n from the INTEL FPGA company will be used. Which will be programmed with the Quartus II 13.0 sp1 software. As a result, the circuit will be simulated in PROTEUS with the GAL 22V10 and in hardware with the cyclone II card. |
publishDate |
2024 |
dc.date.none.fl_str_mv |
2024-12-31 |
dc.type.none.fl_str_mv |
info:eu-repo/semantics/article info:eu-repo/semantics/publishedVersion |
format |
article |
status_str |
publishedVersion |
dc.identifier.none.fl_str_mv |
http://revistas.urp.edu.pe/index.php/Perfiles_Ingenieria/article/view/6968 10.31381/perfilesingenieria.v21i22.6968 |
url |
http://revistas.urp.edu.pe/index.php/Perfiles_Ingenieria/article/view/6968 |
identifier_str_mv |
10.31381/perfilesingenieria.v21i22.6968 |
dc.language.none.fl_str_mv |
spa |
language |
spa |
dc.relation.none.fl_str_mv |
http://revistas.urp.edu.pe/index.php/Perfiles_Ingenieria/article/view/6968/11418 |
dc.rights.none.fl_str_mv |
Derechos de autor 2024 Pedro Selencio Landaeta https://creativecommons.org/licenses/by/4.0/ info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Derechos de autor 2024 Pedro Selencio Landaeta https://creativecommons.org/licenses/by/4.0/ |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidad Ricardo Palma |
publisher.none.fl_str_mv |
Universidad Ricardo Palma |
dc.source.none.fl_str_mv |
Engineering Profiles; Vol. 21 No. 22 (2024): Perfiles de Ingeniería (july-december) 2024; 60-76 Perfiles de Ingeniería; Vol. 21 Núm. 22 (2024): Perfiles de Ingeniería (julio-diciembre) 2024; 60-76 2519-5719 1996-6660 10.31381/perfilesingenieria.v21i22 reponame:Revistas - Universidad Ricardo Palma instname:Universidad Ricardo Palma instacron:URP |
instname_str |
Universidad Ricardo Palma |
instacron_str |
URP |
institution |
URP |
reponame_str |
Revistas - Universidad Ricardo Palma |
collection |
Revistas - Universidad Ricardo Palma |
repository.name.fl_str_mv |
|
repository.mail.fl_str_mv |
|
_version_ |
1821334075294613504 |
score |
13.958958 |
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).