Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera

Descripción del Articulo

Este trabajo presenta el desarrollo de una arquitectura flexible que realiza las operaciones necesarias para la obtención de la fase relacionada a una imagen, en escala de grises, analizada en una componente canalizada AM-FM aprovechando el paralelismo brindado por los Arreglos de Puertas Programabl...

Descripción completa

Detalles Bibliográficos
Autor: Murray Herrera, Víctor Manuel
Formato: tesis de grado
Fecha de Publicación:2004
Institución:Pontificia Universidad Católica del Perú
Repositorio:PUCP-Tesis
Lenguaje:español
OAI Identifier:oai:tesis.pucp.edu.pe:20.500.12404/243
Enlace del recurso:http://hdl.handle.net/20.500.12404/243
Nivel de acceso:acceso abierto
Materia:Arquitectura de computadoras
Demodulación (Electrónica)
Modulación (Electrónica)
Procesamiento de imágenes digitales
https://purl.org/pe-repo/ocde/ford#2.02.01
id PUCP_eef7dc84b96a3cfd2ccb3a44435dcc97
oai_identifier_str oai:tesis.pucp.edu.pe:20.500.12404/243
network_acronym_str PUCP
network_name_str PUCP-Tesis
repository_id_str .
dc.title.es_ES.fl_str_mv Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
title Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
spellingShingle Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
Murray Herrera, Víctor Manuel
Arquitectura de computadoras
Demodulación (Electrónica)
Modulación (Electrónica)
Procesamiento de imágenes digitales
https://purl.org/pe-repo/ocde/ford#2.02.01
title_short Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
title_full Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
title_fullStr Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
title_full_unstemmed Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
title_sort Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
author Murray Herrera, Víctor Manuel
author_facet Murray Herrera, Víctor Manuel
author_role author
dc.contributor.author.fl_str_mv Murray Herrera, Víctor Manuel
dc.subject.es_ES.fl_str_mv Arquitectura de computadoras
Demodulación (Electrónica)
Modulación (Electrónica)
Procesamiento de imágenes digitales
topic Arquitectura de computadoras
Demodulación (Electrónica)
Modulación (Electrónica)
Procesamiento de imágenes digitales
https://purl.org/pe-repo/ocde/ford#2.02.01
dc.subject.ocde.es_ES.fl_str_mv https://purl.org/pe-repo/ocde/ford#2.02.01
description Este trabajo presenta el desarrollo de una arquitectura flexible que realiza las operaciones necesarias para la obtención de la fase relacionada a una imagen, en escala de grises, analizada en una componente canalizada AM-FM aprovechando el paralelismo brindado por los Arreglos de Puertas Programables en Campo (FPGAs).
publishDate 2004
dc.date.created.es_ES.fl_str_mv 2004
dc.date.accessioned.es_ES.fl_str_mv 2011-05-09T07:24:26Z
dc.date.available.es_ES.fl_str_mv 2011-05-09T07:24:26Z
dc.date.issued.fl_str_mv 2011-05-09
dc.type.es_ES.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/20.500.12404/243
url http://hdl.handle.net/20.500.12404/243
dc.language.iso.es_ES.fl_str_mv spa
language spa
dc.relation.ispartof.fl_str_mv SUNEDU
dc.rights.es_ES.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.uri.*.fl_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe/
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe/
dc.publisher.es_ES.fl_str_mv Pontificia Universidad Católica del Perú
dc.publisher.country.es_ES.fl_str_mv PE
dc.source.none.fl_str_mv reponame:PUCP-Tesis
instname:Pontificia Universidad Católica del Perú
instacron:PUCP
instname_str Pontificia Universidad Católica del Perú
instacron_str PUCP
institution PUCP
reponame_str PUCP-Tesis
collection PUCP-Tesis
bitstream.url.fl_str_mv https://tesis.pucp.edu.pe/bitstreams/9540ac17-c2a0-40a4-a0c8-10af0b0a7be0/download
https://tesis.pucp.edu.pe/bitstreams/7ec75806-f982-42b4-98fa-0f7b780f3ea8/download
https://tesis.pucp.edu.pe/bitstreams/8407ef71-9de5-4582-b8af-9c6ac078fe84/download
https://tesis.pucp.edu.pe/bitstreams/5576e096-bd88-48bc-87a5-5bcd156485a8/download
bitstream.checksum.fl_str_mv 7576e47056c5a95bb1868360c5560916
fb17ccee6b93150d228b5c3a2d4b4fdc
8a4605be74aa9ea9d79846c1fba20a33
4d23c209b6c31d5fe9a7700a373a0cf6
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositorio de Tesis PUCP
repository.mail.fl_str_mv raul.sifuentes@pucp.pe
_version_ 1834736952406966272
spelling Murray Herrera, Víctor Manuel2011-05-09T07:24:26Z2011-05-09T07:24:26Z20042011-05-09http://hdl.handle.net/20.500.12404/243Este trabajo presenta el desarrollo de una arquitectura flexible que realiza las operaciones necesarias para la obtención de la fase relacionada a una imagen, en escala de grises, analizada en una componente canalizada AM-FM aprovechando el paralelismo brindado por los Arreglos de Puertas Programables en Campo (FPGAs).TesisspaPontificia Universidad Católica del PerúPEinfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/2.5/pe/Arquitectura de computadorasDemodulación (Electrónica)Modulación (Electrónica)Procesamiento de imágenes digitaleshttps://purl.org/pe-repo/ocde/ford#2.02.01Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrerainfo:eu-repo/semantics/bachelorThesisreponame:PUCP-Tesisinstname:Pontificia Universidad Católica del Perúinstacron:PUCPSUNEDUIngeniero ElectrónicoTítulo ProfesionalPontificia Universidad Católica del Perú. Facultad de Ciencias e IngenieríaIngeniería Electrónica712026https://purl.org/pe-repo/renati/level#tituloProfesionalhttps://purl.org/pe-repo/renati/type#tesisTEXTMURRAY_HERRERA_VICTOR_DESARROLLO_ARQUITECTURA_COMPONENTE_AM-FM.pdf.txtMURRAY_HERRERA_VICTOR_DESARROLLO_ARQUITECTURA_COMPONENTE_AM-FM.pdf.txtExtracted texttext/plain221721https://tesis.pucp.edu.pe/bitstreams/9540ac17-c2a0-40a4-a0c8-10af0b0a7be0/download7576e47056c5a95bb1868360c5560916MD55falseAnonymousREADORIGINALMURRAY_HERRERA_VICTOR_DESARROLLO_ARQUITECTURA_COMPONENTE_AM-FM.pdfMURRAY_HERRERA_VICTOR_DESARROLLO_ARQUITECTURA_COMPONENTE_AM-FM.pdfapplication/pdf12531596https://tesis.pucp.edu.pe/bitstreams/7ec75806-f982-42b4-98fa-0f7b780f3ea8/downloadfb17ccee6b93150d228b5c3a2d4b4fdcMD51trueAnonymousREADLICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://tesis.pucp.edu.pe/bitstreams/8407ef71-9de5-4582-b8af-9c6ac078fe84/download8a4605be74aa9ea9d79846c1fba20a33MD53falseAnonymousREADTHUMBNAILMURRAY_HERRERA_VICTOR_DESARROLLO_ARQUITECTURA_COMPONENTE_AM-FM.pdf.jpgMURRAY_HERRERA_VICTOR_DESARROLLO_ARQUITECTURA_COMPONENTE_AM-FM.pdf.jpgIM Thumbnailimage/jpeg39045https://tesis.pucp.edu.pe/bitstreams/5576e096-bd88-48bc-87a5-5bcd156485a8/download4d23c209b6c31d5fe9a7700a373a0cf6MD56falseAnonymousREAD20.500.12404/243oai:tesis.pucp.edu.pe:20.500.12404/2432025-03-12 18:05:28.823http://creativecommons.org/licenses/by-nc-nd/2.5/pe/info:eu-repo/semantics/openAccessopen.accesshttps://tesis.pucp.edu.peRepositorio de Tesis PUCPraul.sifuentes@pucp.peTk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=
score 13.958958
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).