Diseño e implementación de un generador de señales de radiofrecuencia basado en FPGA SoC para la operación de un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca

• Autor: Estalla Quinteros, Brayan Lui
• Formato: tesis de grado
• Fecha de Publicación: 2024
• Institución: Instituto Geofísico del Perú
• Repositorio: IGP-Institucional
• Lenguaje: español
• OAI Identifier: oai:repositorio.igp.gob.pe:20.500.12816/5609
• Enlace del recurso: http://hdl.handle.net/20.500.12816/5609
• Nivel de acceso: acceso abierto
• Materia: Ionosonda; Red Pitaya; SDR; Sondeo ionosférico; https://purl.org/pe-repo/ocde/ford#2.02.01; https://purl.org/pe-repo/ocde/ford#1.05.01

El presente trabajo de tesis tiene como objetivo principal el diseño e implementación de un generador de señales de radiofrecuencia para transmisor de radar ionosonda que está basado en el SDR Red Pitaya Signal Lab 250-12 que comprende de un FPGA SoC Zynq 7020 y puede transmitir señales moduladas con un barrido de frecuencias desde 1 MHz hasta 25 MHz. Para el diseño se utiliza el entorno de desarrollo Vivado de Xilinx-AMD. La síntesis del hardware se basa en el lenguaje VHDL y el estilo de descripción comportamental para los módulos controlador SPI, mapa de registros, oscilador controlado numéricamente (NCO), modulador BPSK y OOK, multiplexor y un módulo de sincronismo con entrada de clock de referencia de GPS de 10Mhz y trigger para el inicio de envío de las señales. Luego se agrega el Ip Core Clocking Wizard que nos permite elevar la frecuencia interna de clock del FPGA a 250 MHz. Los módulos mencionados e Ip Cores se integran utilizando el estilo de descripción estructural con la herramienta Create Design Block en el software Vivado. Finalmente se realizaron simulaciones con banco de pruebas (test bench), pruebas de funcionamiento en el laboratorio de IDI y en la estación del radar ionosonda “Vertical Incidence Pulsed Ionospheric Radar” (VIPIR).