Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA
Descripción del Articulo
En la presente tesis se realiza el estudio y diseño de un Sistema Digital, basado en un procesador embebido en un FPGA, que permite verificar a distancia el funcionamiento de otro dispositivo. El sistema diseñado debe ser capaz de enviar y recibir señales usando diferentes protocolos de comunicación...
Autor: | |
---|---|
Formato: | tesis de grado |
Fecha de Publicación: | 2014 |
Institución: | Universidad Nacional de Ingeniería |
Repositorio: | UNI-Tesis |
Lenguaje: | español |
OAI Identifier: | oai:cybertesis.uni.edu.pe:20.500.14076/2538 |
Enlace del recurso: | http://hdl.handle.net/20.500.14076/2538 |
Nivel de acceso: | acceso abierto |
Materia: | Sistemas informáticos embebidos Protocolos de comunicación Ingeniería electrónica |
id |
UUNI_d704e03e2d6376fbcfecbdb6c3f7e543 |
---|---|
oai_identifier_str |
oai:cybertesis.uni.edu.pe:20.500.14076/2538 |
network_acronym_str |
UUNI |
network_name_str |
UNI-Tesis |
repository_id_str |
1534 |
dc.title.es.fl_str_mv |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA |
title |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA |
spellingShingle |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA Aberga Farro, Pedro Pascual Sistemas informáticos embebidos Protocolos de comunicación Ingeniería electrónica |
title_short |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA |
title_full |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA |
title_fullStr |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA |
title_full_unstemmed |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA |
title_sort |
Diseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGA |
dc.creator.none.fl_str_mv |
Aberga Farro, Pedro Pascual |
author |
Aberga Farro, Pedro Pascual |
author_facet |
Aberga Farro, Pedro Pascual |
author_role |
author |
dc.contributor.advisor.fl_str_mv |
Sal y Rosas Celi, Damián Eleazar |
dc.contributor.author.fl_str_mv |
Aberga Farro, Pedro Pascual |
dc.subject.es.fl_str_mv |
Sistemas informáticos embebidos Protocolos de comunicación Ingeniería electrónica |
topic |
Sistemas informáticos embebidos Protocolos de comunicación Ingeniería electrónica |
description |
En la presente tesis se realiza el estudio y diseño de un Sistema Digital, basado en un procesador embebido en un FPGA, que permite verificar a distancia el funcionamiento de otro dispositivo. El sistema diseñado debe ser capaz de enviar y recibir señales usando diferentes protocolos de comunicación, tales como: paralelo, vía convertidor A/D (para el ingreso de información analógica al sistema) y vía convertidor D/A (para el envío de datos digitales desde el sistema). Asimismo se puede enviar y recibir información del sistema, vía Ethernet. Se hace uso de la metodología SoC (System on Chip), la cual es una creciente metodología de diseño en VLSI. Un tipo de SoC particular es el SoPC (System on a Programmable Chip), el cual es más flexible y apropiado para pequeños lotes de producción, ya que combina las ventajas del diseño SoC y PLD (Dispositivos de Lógica Programable) Se implementa una interface de usuario en Java SE. A esta interface se puede ingresar vía acceso remoto para realizar el seguimiento a distancia, también se puede implementar una LAN para acceder al sistema desde diferentes usuarios mediante la interface de Java. Una de las aplicaciones de este sistema es el ahorro en costos de equipamiento para dictar cursos que involucren dispositivos de alto costo, ya que éste dispositivo puede ser compartido, vía la interface de usuario, cuándo esté disponible la comunicación. |
publishDate |
2014 |
dc.date.accessioned.none.fl_str_mv |
2017-03-21T00:31:01Z |
dc.date.available.none.fl_str_mv |
2017-03-21T00:31:01Z |
dc.date.issued.fl_str_mv |
2014 |
dc.type.es.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
dc.identifier.uri.none.fl_str_mv |
http://hdl.handle.net/20.500.14076/2538 |
url |
http://hdl.handle.net/20.500.14076/2538 |
dc.language.iso.es.fl_str_mv |
spa |
language |
spa |
dc.relation.ispartof.fl_str_mv |
SUNEDU |
dc.rights.es.fl_str_mv |
info:eu-repo/semantics/openAccess |
dc.rights.uri.es.fl_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0/ |
eu_rights_str_mv |
openAccess |
rights_invalid_str_mv |
http://creativecommons.org/licenses/by-nc-nd/4.0/ |
dc.format.es.fl_str_mv |
application/pdf |
dc.publisher.es.fl_str_mv |
Universidad Nacional de Ingeniería |
dc.source.es.fl_str_mv |
Universidad Nacional de Ingeniería Repositorio Institucional - UNI |
dc.source.none.fl_str_mv |
reponame:UNI-Tesis instname:Universidad Nacional de Ingeniería instacron:UNI |
instname_str |
Universidad Nacional de Ingeniería |
instacron_str |
UNI |
institution |
UNI |
reponame_str |
UNI-Tesis |
collection |
UNI-Tesis |
bitstream.url.fl_str_mv |
http://cybertesis.uni.edu.pe/bitstream/20.500.14076/2538/3/aberga_fp.pdf.txt http://cybertesis.uni.edu.pe/bitstream/20.500.14076/2538/1/aberga_fp.pdf http://cybertesis.uni.edu.pe/bitstream/20.500.14076/2538/2/license.txt |
bitstream.checksum.fl_str_mv |
b977f560c17b740e5ea3b6c261183a40 a550dac896c824a3a32d5dd082a20cda 8a4605be74aa9ea9d79846c1fba20a33 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositorio Institucional - UNI |
repository.mail.fl_str_mv |
repositorio@uni.edu.pe |
_version_ |
1840085462501294080 |
spelling |
Sal y Rosas Celi, Damián EleazarAberga Farro, Pedro PascualAberga Farro, Pedro Pascual2017-03-21T00:31:01Z2017-03-21T00:31:01Z2014http://hdl.handle.net/20.500.14076/2538En la presente tesis se realiza el estudio y diseño de un Sistema Digital, basado en un procesador embebido en un FPGA, que permite verificar a distancia el funcionamiento de otro dispositivo. El sistema diseñado debe ser capaz de enviar y recibir señales usando diferentes protocolos de comunicación, tales como: paralelo, vía convertidor A/D (para el ingreso de información analógica al sistema) y vía convertidor D/A (para el envío de datos digitales desde el sistema). Asimismo se puede enviar y recibir información del sistema, vía Ethernet. Se hace uso de la metodología SoC (System on Chip), la cual es una creciente metodología de diseño en VLSI. Un tipo de SoC particular es el SoPC (System on a Programmable Chip), el cual es más flexible y apropiado para pequeños lotes de producción, ya que combina las ventajas del diseño SoC y PLD (Dispositivos de Lógica Programable) Se implementa una interface de usuario en Java SE. A esta interface se puede ingresar vía acceso remoto para realizar el seguimiento a distancia, también se puede implementar una LAN para acceder al sistema desde diferentes usuarios mediante la interface de Java. Una de las aplicaciones de este sistema es el ahorro en costos de equipamiento para dictar cursos que involucren dispositivos de alto costo, ya que éste dispositivo puede ser compartido, vía la interface de usuario, cuándo esté disponible la comunicación.Submitted by Quispe Rabanal Flavio (flaviofime@hotmail.com) on 2017-03-21T00:31:01Z No. of bitstreams: 1 aberga_fp.pdf: 6111602 bytes, checksum: a550dac896c824a3a32d5dd082a20cda (MD5)Made available in DSpace on 2017-03-21T00:31:01Z (GMT). No. of bitstreams: 1 aberga_fp.pdf: 6111602 bytes, checksum: a550dac896c824a3a32d5dd082a20cda (MD5)Tesisapplication/pdfspaUniversidad Nacional de Ingenieríainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/4.0/Universidad Nacional de IngenieríaRepositorio Institucional - UNIreponame:UNI-Tesisinstname:Universidad Nacional de Ingenieríainstacron:UNISistemas informáticos embebidosProtocolos de comunicaciónIngeniería electrónicaDiseño e implementación de una plataforma virtual para sistemas embebidos utilizando un procesador Soft - core embebido en un FPGAinfo:eu-repo/semantics/bachelorThesisSUNEDUIngeniero ElectrónicoUniversidad Nacional de Ingeniería. Facultad de Ingeniería Eléctrica y ElectrónicaTítulo ProfesionalIngeniería ElectrónicaIngenieríaTEXTaberga_fp.pdf.txtaberga_fp.pdf.txtExtracted texttext/plain258841http://cybertesis.uni.edu.pe/bitstream/20.500.14076/2538/3/aberga_fp.pdf.txtb977f560c17b740e5ea3b6c261183a40MD53ORIGINALaberga_fp.pdfaberga_fp.pdfapplication/pdf6111602http://cybertesis.uni.edu.pe/bitstream/20.500.14076/2538/1/aberga_fp.pdfa550dac896c824a3a32d5dd082a20cdaMD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://cybertesis.uni.edu.pe/bitstream/20.500.14076/2538/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD5220.500.14076/2538oai:cybertesis.uni.edu.pe:20.500.14076/25382021-04-20 09:24:05.445Repositorio Institucional - UNIrepositorio@uni.edu.peTk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo= |
score |
13.909954 |
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).