Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes

Descripción del Articulo

En el presente trabajo de tesis se realizó el diseño de un circuito de protección contra ataques del tipo Differential Power Analysis (DPA) aplicado a tarjetas inteligentes. Este tipo de tarjetas presenta la misma apariencia física de una tarjeta de crédito pero en su estructura cuenta con un circui...

Descripción completa

Detalles Bibliográficos
Autor: Garayar Leyva, Guillermo Gabriel
Formato: tesis de grado
Fecha de Publicación:2014
Institución:Pontificia Universidad Católica del Perú
Repositorio:PUCP-Institucional
Lenguaje:español
OAI Identifier:oai:repositorio.pucp.edu.pe:20.500.14657/163839
Enlace del recurso:http://hdl.handle.net/20.500.12404/5445
Nivel de acceso:acceso abierto
Materia:Tarjetas inteligentes
Protección de datos
CMOS (Electrónica)
https://purl.org/pe-repo/ocde/ford#2.02.01
id RPUC_cb61a46e1e497ee45f24a64340b1de78
oai_identifier_str oai:repositorio.pucp.edu.pe:20.500.14657/163839
network_acronym_str RPUC
network_name_str PUCP-Institucional
repository_id_str 2905
spelling Saldaña Pumarica, Julio CésarGarayar Leyva, Guillermo Gabriel2014-07-22T20:25:29Z2014-07-22T20:25:29Z20142014-07-22http://hdl.handle.net/20.500.12404/5445En el presente trabajo de tesis se realizó el diseño de un circuito de protección contra ataques del tipo Differential Power Analysis (DPA) aplicado a tarjetas inteligentes. Este tipo de tarjetas presenta la misma apariencia física de una tarjeta de crédito pero en su estructura cuenta con un circuito integrado. Se utilizó la tecnología AMS 0.35m de la compañía Austriamicrosystem, y se aplicó la técnica denominada Atenuación de Corriente. Esta se basa en la implementación de un circuito ubicado entre la fuente de alimentación y el procesador criptográfico de la tarjeta inteligente, el cual logra disminuir las variaciones de consumo de corriente presentes durante una operación criptográfica. El circuito de protección se dividió en tres bloques: Sensor de Corriente, Amplificador de Transimpedancia e Inyector de Corriente. Cada uno de estos bloques fue diseñado tomando criterios del diseño de circuitos integrados analógicos, tales como consumo de potencia, área ocupada y ganancia. Para esta etapa de diseño se utilizó el modelo Level 1 del transistor MOSFET. Posteriormente, se realizaron simulaciones a cada uno de los bloques del circuito de protección usando el software Cadence. Finalmente, una vez alcanzados los requerimientos establecidos, se procedió al desarrollo del layout físico del circuito diseñado. El circuito diseñado logra una atenuación de las variaciones de consumo de corriente del 86%. Entre sus principales características se puede mencionar que consume 35.5mW , ocupa 2 60000m y presenta 96MHz de ancho de banda.spaPontificia Universidad Católica del PerúPEinfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/2.5/pe/Tarjetas inteligentesProtección de datosCMOS (Electrónica)https://purl.org/pe-repo/ocde/ford#2.02.01Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentesinfo:eu-repo/semantics/bachelorThesisTesis de licenciaturareponame:PUCP-Institucionalinstname:Pontificia Universidad Católica del Perúinstacron:PUCPIngeniero ElectrónicoTítulo ProfesionalPontificia Universidad Católica del Perú. Facultad de Ciencias e IngenieríaIngeniería Electrónica10123705712026https://purl.org/pe-repo/renati/level#tituloProfesionalhttps://purl.org/pe-repo/renati/type#tesis20.500.14657/163839oai:repositorio.pucp.edu.pe:20.500.14657/1638392024-07-08 09:15:15.086http://creativecommons.org/licenses/by-nc-nd/2.5/pe/info:eu-repo/semantics/openAccessmetadata.onlyhttps://repositorio.pucp.edu.peRepositorio Institucional de la PUCPrepositorio@pucp.pe
dc.title.es_ES.fl_str_mv Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
title Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
spellingShingle Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
Garayar Leyva, Guillermo Gabriel
Tarjetas inteligentes
Protección de datos
CMOS (Electrónica)
https://purl.org/pe-repo/ocde/ford#2.02.01
title_short Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
title_full Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
title_fullStr Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
title_full_unstemmed Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
title_sort Diseño de circuito de protección contra extracción de información secreta en tarjetas inteligentes
author Garayar Leyva, Guillermo Gabriel
author_facet Garayar Leyva, Guillermo Gabriel
author_role author
dc.contributor.advisor.fl_str_mv Saldaña Pumarica, Julio César
dc.contributor.author.fl_str_mv Garayar Leyva, Guillermo Gabriel
dc.subject.es_ES.fl_str_mv Tarjetas inteligentes
Protección de datos
CMOS (Electrónica)
topic Tarjetas inteligentes
Protección de datos
CMOS (Electrónica)
https://purl.org/pe-repo/ocde/ford#2.02.01
dc.subject.ocde.es_ES.fl_str_mv https://purl.org/pe-repo/ocde/ford#2.02.01
description En el presente trabajo de tesis se realizó el diseño de un circuito de protección contra ataques del tipo Differential Power Analysis (DPA) aplicado a tarjetas inteligentes. Este tipo de tarjetas presenta la misma apariencia física de una tarjeta de crédito pero en su estructura cuenta con un circuito integrado. Se utilizó la tecnología AMS 0.35m de la compañía Austriamicrosystem, y se aplicó la técnica denominada Atenuación de Corriente. Esta se basa en la implementación de un circuito ubicado entre la fuente de alimentación y el procesador criptográfico de la tarjeta inteligente, el cual logra disminuir las variaciones de consumo de corriente presentes durante una operación criptográfica. El circuito de protección se dividió en tres bloques: Sensor de Corriente, Amplificador de Transimpedancia e Inyector de Corriente. Cada uno de estos bloques fue diseñado tomando criterios del diseño de circuitos integrados analógicos, tales como consumo de potencia, área ocupada y ganancia. Para esta etapa de diseño se utilizó el modelo Level 1 del transistor MOSFET. Posteriormente, se realizaron simulaciones a cada uno de los bloques del circuito de protección usando el software Cadence. Finalmente, una vez alcanzados los requerimientos establecidos, se procedió al desarrollo del layout físico del circuito diseñado. El circuito diseñado logra una atenuación de las variaciones de consumo de corriente del 86%. Entre sus principales características se puede mencionar que consume 35.5mW , ocupa 2 60000m y presenta 96MHz de ancho de banda.
publishDate 2014
dc.date.accessioned.es_ES.fl_str_mv 2014-07-22T20:25:29Z
dc.date.available.es_ES.fl_str_mv 2014-07-22T20:25:29Z
dc.date.created.es_ES.fl_str_mv 2014
dc.date.issued.fl_str_mv 2014-07-22
dc.type.es_ES.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.other.none.fl_str_mv Tesis de licenciatura
format bachelorThesis
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/20.500.12404/5445
url http://hdl.handle.net/20.500.12404/5445
dc.language.iso.es_ES.fl_str_mv spa
language spa
dc.rights.es_ES.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.uri.*.fl_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe/
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe/
dc.publisher.es_ES.fl_str_mv Pontificia Universidad Católica del Perú
dc.publisher.country.es_ES.fl_str_mv PE
dc.source.none.fl_str_mv reponame:PUCP-Institucional
instname:Pontificia Universidad Católica del Perú
instacron:PUCP
instname_str Pontificia Universidad Católica del Perú
instacron_str PUCP
institution PUCP
reponame_str PUCP-Institucional
collection PUCP-Institucional
repository.name.fl_str_mv Repositorio Institucional de la PUCP
repository.mail.fl_str_mv repositorio@pucp.pe
_version_ 1835638577617174528
score 13.873571
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).