Diseño criptográfico sobre hardware reconfigurable cifrado por bloques empleando el estándar de encriptación avanzado, aplicado al ámbito educativo tecnológico en la ciudad de Huaraz
Descripción del Articulo
El propósito de la presente investigación fue la optimización del diseño criptográfico cifrado por bloques, empleando el estándar de encriptación avanzado sobre hardware reconfigurable, para su aplicación al ámbito educativo tecnológico en la Ciudad de Huaraz. La investigación es de tipo correlacion...
| Autor: | |
|---|---|
| Formato: | tesis de maestría |
| Fecha de Publicación: | 2017 |
| Institución: | Universidad Nacional Santiago Antúnez de Mayolo |
| Repositorio: | UNASAM-Institucional |
| Lenguaje: | español |
| OAI Identifier: | oai:172.16.0.151:UNASAM/2047 |
| Enlace del recurso: | http://repositorio.unasam.edu.pe/handle/UNASAM/2047 |
| Nivel de acceso: | acceso abierto |
| Materia: | Cifrado por bloques Matrices programables en campo Estándar de encriptación avanzado Lenguaje de descripción de hardware |
| Sumario: | El propósito de la presente investigación fue la optimización del diseño criptográfico cifrado por bloques, empleando el estándar de encriptación avanzado sobre hardware reconfigurable, para su aplicación al ámbito educativo tecnológico en la Ciudad de Huaraz. La investigación es de tipo correlacional, explicativo, transversal, la población de estudio estuvo conformado por los usuarios de la red del Instituto de Educación Superior Tecnológico “Eleazar Guzmán Barrón”, con una muestra de 277 usuarios, los instrumentos utilizados para la recolección de la información fueron notas de campo, lista de cotejo, cuestionario de opinión, Se analizó la data obtenida mediante escalas de valoración, para un análisis estadístico rápido y ordenado, y la contrastación de la información mediante la prueba de chicuadrado. Los resultados de la investigación, permitieron la optimización del diseño criptográfico cifrado por bloques empleando el estándar de encriptación avanzado sobre hardware reconfigurable, disminuyendo significativamente los altos valores en tiempo empleados durante la autenticación y trasmisión de datos. Se concluye, que la implementación del modo cifrado por bloques (CCM) empleando AES sobre FPGA, alcanza una velocidad de 1.1617 Gbps, este último, superior a los antecedentes citados en la investigación, logrando un mejor desempeño que su contraparte implementada en software. Los resultados obtenidos fueron aplicados en la red del Instituto de Educación Superior Tecnológico Público Eleazar Guzmán Barrón, de la Ciudad de Huaraz |
|---|
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).
