Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes
Descripción del Articulo
En el presente trabajo se utilizó la plataforma SoC DE10-Nano para el diseño e implementación de un sistema de procesamiento de imágenes basado en un núcleo ARM (HPS) y una FPGA de tal manera que la carga computacional puede ser asignada a cualquiera de los dos. A este diseño se le llamó Arquitectur...
| Autor: | |
|---|---|
| Formato: | tesis de grado |
| Fecha de Publicación: | 2020 |
| Institución: | Universidad Nacional de Piura |
| Repositorio: | UNP-Institucional |
| Lenguaje: | español |
| OAI Identifier: | oai:repositorio.unp.edu.pe:20.500.12676/2283 |
| Enlace del recurso: | https://repositorio.unp.edu.pe/handle/20.500.12676/2283 |
| Nivel de acceso: | acceso abierto |
| Materia: | Verilog Rendimiento University program intel-FPGA SoC OpenCV http://purl.org/pe-repo/ocde/ford#2.02.00 |
| id |
RUMP_096272dea1134f9429d8a1f059dbfa9a |
|---|---|
| oai_identifier_str |
oai:repositorio.unp.edu.pe:20.500.12676/2283 |
| network_acronym_str |
RUMP |
| network_name_str |
UNP-Institucional |
| repository_id_str |
4814 |
| dc.title.es_PE.fl_str_mv |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes |
| title |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes |
| spellingShingle |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes Sernaqué Julca, Juan Carlos Verilog Rendimiento University program intel-FPGA SoC OpenCV http://purl.org/pe-repo/ocde/ford#2.02.00 |
| title_short |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes |
| title_full |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes |
| title_fullStr |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes |
| title_full_unstemmed |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes |
| title_sort |
Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenes |
| author |
Sernaqué Julca, Juan Carlos |
| author_facet |
Sernaqué Julca, Juan Carlos |
| author_role |
author |
| dc.contributor.advisor.fl_str_mv |
Madrid Guevara, Fernando |
| dc.contributor.author.fl_str_mv |
Sernaqué Julca, Juan Carlos |
| dc.subject.es_PE.fl_str_mv |
Verilog Rendimiento University program intel-FPGA SoC OpenCV |
| topic |
Verilog Rendimiento University program intel-FPGA SoC OpenCV http://purl.org/pe-repo/ocde/ford#2.02.00 |
| dc.subject.ocde.es_PE.fl_str_mv |
http://purl.org/pe-repo/ocde/ford#2.02.00 |
| description |
En el presente trabajo se utilizó la plataforma SoC DE10-Nano para el diseño e implementación de un sistema de procesamiento de imágenes basado en un núcleo ARM (HPS) y una FPGA de tal manera que la carga computacional puede ser asignada a cualquiera de los dos. A este diseño se le llamó Arquitectura HPS + FPGA para diferenciarlo de un sistema de procesamiento de imágenes basado sólo en un núcleo ARM (HPS); es decir, que la carga computacional no puede ser dividida y el ARM es el único encargado del procesamiento. A éste último diseño se le llamó Arquitectura HPS. El objetivo de la investigación fue evaluar el rendimiento de ambos diseños en función de dos parámetros, el tiempo de ejecución de los algoritmos de procesamiento de imágenes y el consumo de energía. La investigación comienza con el desarrollo de un diseño de hardware para el procesamiento de imágenes en la FPGA utilizando los núcleos de video IP del Programa Universitario (University Program - UP) de Intel - FPGA y otros núcleos de diseño propio. Luego se procede a la elaboración de rutinas en C/C++ para el procesamiento de imágenes en el HPS usando la librería OpenCV. Para esto se planteó trabajar con imágenes de 320x240 pixeles, empleando tres algoritmos de procesamiento: Conversión de una imagen en formato RGB a escala de grises, filtrado de mediana y detección de bordes mediante Canny. Por otra parte para evaluar el consumo de energía fue necesaria la construcción de un instrumento de medición para la toma de datos en tiempo real que luego fueron almacenados en un archivo externo. La evaluación del rendimiento se realizó en primer lugar ejecutando los algoritmos de forma separada, para luego tomar medidas del tiempo de ejecución y el consumo de energía. Finalmente se realizó la evaluación del rendimiento ejecutando los tres algoritmos a la vez y se utilizando una cámara como fuente de video. Los resultados se mostraron en pantalla usando el escritorio Linux de la plataforma SoC DE10-Nano. |
| publishDate |
2020 |
| dc.date.accessioned.none.fl_str_mv |
2020-10-10T01:44:31Z |
| dc.date.available.none.fl_str_mv |
2020-10-10T01:44:31Z |
| dc.date.issued.fl_str_mv |
2020 |
| dc.type.es_PE.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
| format |
bachelorThesis |
| dc.identifier.citation.none.fl_str_mv |
APA |
| dc.identifier.uri.none.fl_str_mv |
https://repositorio.unp.edu.pe/handle/20.500.12676/2283 |
| identifier_str_mv |
APA |
| url |
https://repositorio.unp.edu.pe/handle/20.500.12676/2283 |
| dc.language.iso.es_PE.fl_str_mv |
spa |
| language |
spa |
| dc.relation.ispartof.fl_str_mv |
SUNEDU |
| dc.rights.es_PE.fl_str_mv |
info:eu-repo/semantics/openAccess |
| dc.rights.uri.es_PE.fl_str_mv |
https://creativecommons.org/licenses/by/4.0/ |
| eu_rights_str_mv |
openAccess |
| rights_invalid_str_mv |
https://creativecommons.org/licenses/by/4.0/ |
| dc.format.es_PE.fl_str_mv |
application/pdf |
| dc.publisher.es_PE.fl_str_mv |
Universidad Nacional de Piura |
| dc.publisher.country.es_PE.fl_str_mv |
PE |
| dc.source.es_PE.fl_str_mv |
Universidad Nacional de Piura Repositorio Institucional Digital - UNP |
| dc.source.none.fl_str_mv |
reponame:UNP-Institucional instname:Universidad Nacional de Piura instacron:UNP |
| instname_str |
Universidad Nacional de Piura |
| instacron_str |
UNP |
| institution |
UNP |
| reponame_str |
UNP-Institucional |
| collection |
UNP-Institucional |
| bitstream.url.fl_str_mv |
https://repositorio.unp.edu.pe/bitstreams/10a192d2-949a-4c2c-985b-f95e831ee41a/download https://repositorio.unp.edu.pe/bitstreams/69b8f2a2-64c5-4683-a556-8055707be6ad/download |
| bitstream.checksum.fl_str_mv |
c444eec1e626edf48301bd662855290f c52066b9c50a8f86be96c82978636682 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
| repository.name.fl_str_mv |
DSPACE7 UNP |
| repository.mail.fl_str_mv |
dspace-help@myu.edu |
| _version_ |
1852767652170170368 |
| spelling |
Madrid Guevara, FernandoSernaqué Julca, Juan Carlos2020-10-10T01:44:31Z2020-10-10T01:44:31Z2020APAhttps://repositorio.unp.edu.pe/handle/20.500.12676/2283En el presente trabajo se utilizó la plataforma SoC DE10-Nano para el diseño e implementación de un sistema de procesamiento de imágenes basado en un núcleo ARM (HPS) y una FPGA de tal manera que la carga computacional puede ser asignada a cualquiera de los dos. A este diseño se le llamó Arquitectura HPS + FPGA para diferenciarlo de un sistema de procesamiento de imágenes basado sólo en un núcleo ARM (HPS); es decir, que la carga computacional no puede ser dividida y el ARM es el único encargado del procesamiento. A éste último diseño se le llamó Arquitectura HPS. El objetivo de la investigación fue evaluar el rendimiento de ambos diseños en función de dos parámetros, el tiempo de ejecución de los algoritmos de procesamiento de imágenes y el consumo de energía. La investigación comienza con el desarrollo de un diseño de hardware para el procesamiento de imágenes en la FPGA utilizando los núcleos de video IP del Programa Universitario (University Program - UP) de Intel - FPGA y otros núcleos de diseño propio. Luego se procede a la elaboración de rutinas en C/C++ para el procesamiento de imágenes en el HPS usando la librería OpenCV. Para esto se planteó trabajar con imágenes de 320x240 pixeles, empleando tres algoritmos de procesamiento: Conversión de una imagen en formato RGB a escala de grises, filtrado de mediana y detección de bordes mediante Canny. Por otra parte para evaluar el consumo de energía fue necesaria la construcción de un instrumento de medición para la toma de datos en tiempo real que luego fueron almacenados en un archivo externo. La evaluación del rendimiento se realizó en primer lugar ejecutando los algoritmos de forma separada, para luego tomar medidas del tiempo de ejecución y el consumo de energía. Finalmente se realizó la evaluación del rendimiento ejecutando los tres algoritmos a la vez y se utilizando una cámara como fuente de video. Los resultados se mostraron en pantalla usando el escritorio Linux de la plataforma SoC DE10-Nano.Tesisapplication/pdfspaUniversidad Nacional de PiuraPEinfo:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by/4.0/Universidad Nacional de PiuraRepositorio Institucional Digital - UNPreponame:UNP-Institucionalinstname:Universidad Nacional de Piurainstacron:UNPVerilogRendimientoUniversity program intel-FPGASoCOpenCVhttp://purl.org/pe-repo/ocde/ford#2.02.00Evaluación del rendimiento de las arquitecturas HPS y HPS+FPGA para un sistema de procesamiento de imágenesinfo:eu-repo/semantics/bachelorThesisSUNEDUIngeniero MecatrónicoUniversidad Nacional de Piura. Facultad de Ingeniería IndustrialTítulo ProfesionalIngeniería MecatrónicaEscuela Profesional de Ingeniería MecatrónicaORIGINALMEC-SER-JUL-2020.pdfMEC-SER-JUL-2020.pdfapplication/pdf9515755https://repositorio.unp.edu.pe/bitstreams/10a192d2-949a-4c2c-985b-f95e831ee41a/downloadc444eec1e626edf48301bd662855290fMD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81327https://repositorio.unp.edu.pe/bitstreams/69b8f2a2-64c5-4683-a556-8055707be6ad/downloadc52066b9c50a8f86be96c82978636682MD5220.500.12676/2283oai:repositorio.unp.edu.pe:20.500.12676/22832021-09-05 11:11:33.842https://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessopen.accesshttps://repositorio.unp.edu.peDSPACE7 UNPdspace-help@myu.edu77u/TGljZW5jaWEgZGUgVXNvCiAKRWwgUmVwb3NpdG9yaW8gSW5zdGl0dWNpb25hbCwgZGlmdW5kZSBtZWRpYW50ZSBsb3MgdHJhYmFqb3MgZGUgaW52ZXN0aWdhY2nDs24gcHJvZHVjaWRvcyBwb3IgbG9zIG1pZW1icm9zIGRlIGxhIHVuaXZlcnNpZGFkLiBFbCBjb250ZW5pZG8gZGUgbG9zIGRvY3VtZW50b3MgZGlnaXRhbGVzIGVzIGRlIGFjY2VzbyBhYmllcnRvIHBhcmEgdG9kYSBwZXJzb25hIGludGVyZXNhZGEuCgpTZSBhY2VwdGEgbGEgZGlmdXNpw7NuIHDDumJsaWNhIGRlIGxhIG9icmEsIHN1IGNvcGlhIHkgZGlzdHJpYnVjacOzbi4gUGFyYSBlc3RvIGVzIG5lY2VzYXJpbyBxdWUgc2UgY3VtcGxhIGNvbiBsYXMgc2lndWllbnRlcyBjb25kaWNpb25lczoKCkVsIG5lY2VzYXJpbyByZWNvbm9jaW1pZW50byBkZSBsYSBhdXRvcsOtYSBkZSBsYSBvYnJhLCBpZGVudGlmaWNhbmRvIG9wb3J0dW5hIHkgY29ycmVjdGFtZW50ZSBhIGxhIHBlcnNvbmEgcXVlIHBvc2VhIGxvcyBkZXJlY2hvcyBkZSBhdXRvci4KCk5vIGVzdMOhIHBlcm1pdGlkbyBlbCB1c28gaW5kZWJpZG8gZGVsIHRyYWJham8gZGUgaW52ZXN0aWdhY2nDs24gY29uIGZpbmVzIGRlIGx1Y3JvIG8gY3VhbHF1aWVyIHRpcG8gZGUgYWN0aXZpZGFkIHF1ZSBwcm9kdXpjYSBnYW5hbmNpYXMgYSBsYXMgcGVyc29uYXMgcXVlIGxvIGRpZnVuZGVuIHNpbiBlbCBjb25zZW50aW1pZW50byBkZWwgYXV0b3IgKGF1dG9yIGxlZ2FsKS4KCkxvcyBkZXJlY2hvcyBtb3JhbGVzIGRlbCBhdXRvciBubyBzb24gYWZlY3RhZG9zIHBvciBsYSBwcmVzZW50ZSBsaWNlbmNpYSBkZSB1c28uCgpEZXJlY2hvcyBkZSBhdXRvcgoKTGEgdW5pdmVyc2lkYWQgbm8gcG9zZWUgbG9zIGRlcmVjaG9zIGRlIHByb3BpZWRhZCBpbnRlbGVjdHVhbC4gTG9zIGRlcmVjaG9zIGRlIGF1dG9yIHNlIGVuY3VlbnRyYW4gcHJvdGVnaWRvcyBwb3IgbGEgbGVnaXNsYWNpw7NuIHBlcnVhbmE6IExleSBzb2JyZSBlbCBEZXJlY2hvIGRlIEF1dG9yIHByb211bGdhZG8gZW4gMTk5NiAoRC5MLiBOwrA4MjIpLCBMZXkgcXVlIG1vZGlmaWNhIGxvcyBhcnTDrWN1bG9zIDE4OMKwIHkgMTg5wrAgZGVsIGRlY3JldG8gbGVnaXNsYXRpdm8gTsKwODIyLCBMZXkgc29icmUgZGVyZWNob3MgZGUgYXV0b3IgcHJvbXVsZ2FkbyBlbiAyMDA1IChMZXkgTsKwMjg1MTcpLCBEZWNyZXRvIExlZ2lzbGF0aXZvIHF1ZSBhcHJ1ZWJhIGxhIG1vZGlmaWNhY2nDs24gZGVsIERlY3JldG8gTGVnaXNsYXRpdm8gTsKwODIyLCBMZXkgc29icmUgZWwgRGVyZWNobyBkZSBBdXRvciBwcm9tdWxnYWRvIGVuIDIwMDggKEQuTC4gTsKwMTA3NikuCg== |
| score |
12.8698015 |
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).