Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable

Descripción del Articulo

Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo present...

Descripción completa

Detalles Bibliográficos
Autor: Valega Pacora, Mario Alejandro
Formato: tesis de grado
Fecha de Publicación:2013
Institución:Pontificia Universidad Católica del Perú
Repositorio:PUCP-Institucional
Lenguaje:español
OAI Identifier:oai:repositorio.pucp.edu.pe:20.500.14657/163726
Enlace del recurso:http://hdl.handle.net/20.500.12404/5109
Nivel de acceso:acceso abierto
Materia:Sistemas embebidos (Computadoras)--Diseño y construcción
Morfología matemática
Hardware (Computadoras)
https://purl.org/pe-repo/ocde/ford#2.02.01
id RPUC_9b29c098bba6fd84213f99bce7fcb6c2
oai_identifier_str oai:repositorio.pucp.edu.pe:20.500.14657/163726
network_acronym_str RPUC
network_name_str PUCP-Institucional
repository_id_str 2905
spelling Santillán Quiñonez, Gerard FranzValega Pacora, Mario Alejandro2014-02-18T16:06:34Z2014-02-18T16:06:34Z20132014-02-18http://hdl.handle.net/20.500.12404/5109Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo presenta el dise~no, la descripci on de hardware y caracterizaci on de un coprocesador morfol ogico capaz de ejecutar las operaciones morfol ogicas de dilataci on, erosi on, apertura, cerradura, gradiente interno y gradiente externo. Este coprocesador opera sobre im agenes binarias con una rapidez de procesamiento apropiada. El trabajo parte de los conceptos de operaciones unidimensionales y bidimensionales para llegar a formular una arquitectura basada en arreglos sist olicos que permite el procesamiento de varias - las y columnas de una imagen de manera simult anea. El dise~no de este coprocesador es parametrizable y portable, siendo posible variar el n umero de procesadores elementales que componen el arreglo sist olico y sintetizar el circuito para cualquier tecnolog a disponible. Adem as, el dise~no incluye tambi en la interfaz de comunicaci on entre un procesador y el coprocesador. Finalmente, se presentan resultados de la s ntesis del circuito, as como su consumo de recursos y rapidez de procesamiento para diferentes con guraciones y plataformas.spaPontificia Universidad Católica del PerúPEinfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-nd/2.5/pe/Sistemas embebidos (Computadoras)--Diseño y construcciónMorfología matemáticaHardware (Computadoras)https://purl.org/pe-repo/ocde/ford#2.02.01Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portableinfo:eu-repo/semantics/bachelorThesisreponame:PUCP-Institucionalinstname:Pontificia Universidad Católica del Perúinstacron:PUCPIngeniero ElectrónicoTítulo ProfesionalPontificia Universidad Católica del Perú. Facultad de Ciencias e IngenieríaIngeniería Electrónica712026https://purl.org/pe-repo/renati/level#tituloProfesionalhttps://purl.org/pe-repo/renati/type#tesis20.500.14657/163726oai:repositorio.pucp.edu.pe:20.500.14657/1637262025-02-13 11:16:57.442http://creativecommons.org/licenses/by-nc-nd/2.5/pe/info:eu-repo/semantics/openAccessmetadata.onlyhttps://repositorio.pucp.edu.peRepositorio Institucional de la PUCPrepositorio@pucp.pe
dc.title.es_ES.fl_str_mv Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
title Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
spellingShingle Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
Valega Pacora, Mario Alejandro
Sistemas embebidos (Computadoras)--Diseño y construcción
Morfología matemática
Hardware (Computadoras)
https://purl.org/pe-repo/ocde/ford#2.02.01
title_short Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
title_full Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
title_fullStr Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
title_full_unstemmed Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
title_sort Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable
author Valega Pacora, Mario Alejandro
author_facet Valega Pacora, Mario Alejandro
author_role author
dc.contributor.advisor.fl_str_mv Santillán Quiñonez, Gerard Franz
dc.contributor.author.fl_str_mv Valega Pacora, Mario Alejandro
dc.subject.es_ES.fl_str_mv Sistemas embebidos (Computadoras)--Diseño y construcción
Morfología matemática
Hardware (Computadoras)
topic Sistemas embebidos (Computadoras)--Diseño y construcción
Morfología matemática
Hardware (Computadoras)
https://purl.org/pe-repo/ocde/ford#2.02.01
dc.subject.ocde.es_ES.fl_str_mv https://purl.org/pe-repo/ocde/ford#2.02.01
description Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo presenta el dise~no, la descripci on de hardware y caracterizaci on de un coprocesador morfol ogico capaz de ejecutar las operaciones morfol ogicas de dilataci on, erosi on, apertura, cerradura, gradiente interno y gradiente externo. Este coprocesador opera sobre im agenes binarias con una rapidez de procesamiento apropiada. El trabajo parte de los conceptos de operaciones unidimensionales y bidimensionales para llegar a formular una arquitectura basada en arreglos sist olicos que permite el procesamiento de varias - las y columnas de una imagen de manera simult anea. El dise~no de este coprocesador es parametrizable y portable, siendo posible variar el n umero de procesadores elementales que componen el arreglo sist olico y sintetizar el circuito para cualquier tecnolog a disponible. Adem as, el dise~no incluye tambi en la interfaz de comunicaci on entre un procesador y el coprocesador. Finalmente, se presentan resultados de la s ntesis del circuito, as como su consumo de recursos y rapidez de procesamiento para diferentes con guraciones y plataformas.
publishDate 2013
dc.date.created.es_ES.fl_str_mv 2013
dc.date.accessioned.es_ES.fl_str_mv 2014-02-18T16:06:34Z
dc.date.available.es_ES.fl_str_mv 2014-02-18T16:06:34Z
dc.date.issued.fl_str_mv 2014-02-18
dc.type.es_ES.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/20.500.12404/5109
url http://hdl.handle.net/20.500.12404/5109
dc.language.iso.es_ES.fl_str_mv spa
language spa
dc.rights.es_ES.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.uri.*.fl_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe/
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/2.5/pe/
dc.publisher.es_ES.fl_str_mv Pontificia Universidad Católica del Perú
dc.publisher.country.es_ES.fl_str_mv PE
dc.source.none.fl_str_mv reponame:PUCP-Institucional
instname:Pontificia Universidad Católica del Perú
instacron:PUCP
instname_str Pontificia Universidad Católica del Perú
instacron_str PUCP
institution PUCP
reponame_str PUCP-Institucional
collection PUCP-Institucional
repository.name.fl_str_mv Repositorio Institucional de la PUCP
repository.mail.fl_str_mv repositorio@pucp.pe
_version_ 1835638232739479552
score 13.772021
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).