Cueva Mamani, J. L. (2018). Diseño e implementación de un temporizador para un sistema en chip (SOC) en lenguaje Verilog.
Citación estilo ChicagoCueva Mamani, Jose Luis. Diseño E Implementación De Un Temporizador Para Un Sistema En Chip (SOC) En Lenguaje Verilog. 2018.
Cita MLACueva Mamani, Jose Luis. Diseño E Implementación De Un Temporizador Para Un Sistema En Chip (SOC) En Lenguaje Verilog. 2018.
Precaución: Estas citas no son 100% exactas.
