Exportación Completada — 

Projeto de malha de captura de fase para um sistema de deteccao de cancer de mama por microondas

Descripción del Articulo

El cáncer es actualmente una de las principales causas de muerte en todo el mundo, siendo el cáncer de mama uno de los más comunes entre las mujeres. La detección temprana es crucial para un tratamiento eficaz y una mayor tasa de supervivencia, siendo la imagen por microondas una técnica diagnóstica...

Descripción completa

Detalles Bibliográficos
Autor: Ponce Enríquez, David Alonso
Formato: tesis de maestría
Fecha de Publicación:2025
Institución:Superintendencia Nacional de Educación Superior Universitaria
Repositorio:Registro Nacional de Trabajos conducentes a Grados y Títulos - RENATI
Lenguaje:portugués
OAI Identifier:oai:repositorio.sunedu.gob.pe:20.500.14366/5622
Enlace del recurso:https://hdl.handle.net/20.500.14366/5622
Nivel de acceso:acceso abierto
Materia:Oscilador controlado por tensión
Circuitos integrados CMOS
Imágenes por microondas
Reducción de Jitter de periodo
https://purl.org/pe-repo/ocde/ford#3.03.00
Descripción
Sumario:El cáncer es actualmente una de las principales causas de muerte en todo el mundo, siendo el cáncer de mama uno de los más comunes entre las mujeres. La detección temprana es crucial para un tratamiento eficaz y una mayor tasa de supervivencia, siendo la imagen por microondas una técnica diagnóstica emergente, complementaria a las técnicas existentes e inherentemente inocua para el paciente. Este trabajo presenta el estudio, el diseño y la implementación de una malla de captura de fase (PLL) y circuitos complementarios para un sistema de detección de cáncer de mama basado en microondas. Se realizó un estudio sobre tecnología CMOS, osciladores basados en inversores y una evaluación de los requisitos funcionales del sistema para el circuito. También se presenta una solución a nivel de esquemático, diseño y simulación, que dio como resultado un chip fabricado y verificado. Los circuitos se diseñaron en procesos CMOS de 180 nm y CMOS de 65 nm de la empresa Taiwan Semiconductor Manufacturing Company (TSMC). El dispositivo, fabricado en tecnología CMOS de 180 nm, ocupa un área útil de 348 µm x 408 µm. Los resultados experimentales muestran que la frecuencia de operación es configurable en el rango de 32 MHz a 40 MHz, disipando 6,6 mW a la frecuencia mínima, y un jitter de periodo de 19 ps en condiciones típicas.
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).