Diseño de un circuito de referencia de tensión CMOS operado en condiciones de bajo consumo y baja tensión de alimentación

• Autor: Holguin Cucalon, Jorge Alberto
• Formato: tesis de grado
• Fecha de Publicación: 2022
• Institución: Pontificia Universidad Católica del Perú
• Repositorio: PUCP-Tesis
• Lenguaje: español
• OAI Identifier: oai:tesis.pucp.edu.pe:20.500.12404/21997
• Enlace del recurso: http://hdl.handle.net/20.500.12404/21997
• Nivel de acceso: acceso abierto
• Materia: Circuitos integrados--Diseño y construcción; Microelectrónica; Energía eléctrica--Consumo; https://purl.org/pe-repo/ocde/ford#2.02.01

En las últimas décadas se ha podido apreciar una fuerte demanda en la miniaturización de los circuitos integrados. Esta reducción de dimensiones tiene entre sus principales objetivos el desarrollo de circuitos electrónicos de bajo consumo de energía, de manera que estos sean aplicados en dispositivos electrónicos que empleen baterías de larga duración como marcapasos, aparatos auditivos, celulares, laptops, etc. Por lo tanto, estos circuitos deben cumplir con demandas tan importantes como operar con baja tensión de alimentación y bajo consumo de potencia (Low Voltage-Low Power LV-LP). Un tipo de Circuito Integrado que ha tenido que adaptarse a estas demandas son los circuitos de referencia de tensión. Este bloque es esencial en muchos sistemas analógicos y de señal mixta, ya que su tensión de salida se diseña para ser predecible y estable frente a las variaciones de temperatura, de la tensión de alimentación, del proceso de su fabricación y debería tener poca dependencia con respecto a la capacidad de carga. La presente tesis muestra el diseño de un circuito de referencia de tensión en tecnología CMOS AMS 0.35 um. Dicho circuito debería cumplir las demandas LV - LP y por ende, debería operar con una tensión de alimentación menor a 1.5 V y una disipación de potencia en el orden de los microvatios.