Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform

Descripción del Articulo

La inferencia de Redes Neuronales Profundas (o DNNs, por sus siglas en inglés, Deep Neural Networks) se ha vuelto cada vez más demandante en términos de almacenamiento de memoria, complejidad computacional y consumo de energía. Desarrollar hardware especializado en DNNs puede ser un proceso tedioso,...

Descripción completa

Detalles Bibliográficos
Autor: Freidenson Bejar, David Steven
Formato: tesis de grado
Fecha de Publicación:2023
Institución:Pontificia Universidad Católica del Perú
Repositorio:PUCP-Tesis
Lenguaje:español
OAI Identifier:oai:tesis.pucp.edu.pe:20.500.12404/25017
Enlace del recurso:http://hdl.handle.net/20.500.12404/25017
Nivel de acceso:acceso abierto
Materia:Redes neuronales (Computación)
Software de aplicación
Simulación
https://purl.org/pe-repo/ocde/ford#2.02.01
id PUCP_26d5e752e441259aef720cff9689e540
oai_identifier_str oai:tesis.pucp.edu.pe:20.500.12404/25017
network_acronym_str PUCP
network_name_str PUCP-Tesis
repository_id_str .
dc.title.es_ES.fl_str_mv Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
title Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
spellingShingle Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
Freidenson Bejar, David Steven
Redes neuronales (Computación)
Software de aplicación
Simulación
https://purl.org/pe-repo/ocde/ford#2.02.01
title_short Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
title_full Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
title_fullStr Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
title_full_unstemmed Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
title_sort Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform
author Freidenson Bejar, David Steven
author_facet Freidenson Bejar, David Steven
author_role author
dc.contributor.advisor.fl_str_mv Villegas Castillo, Ernesto Cristopher
dc.contributor.author.fl_str_mv Freidenson Bejar, David Steven
dc.subject.es_ES.fl_str_mv Redes neuronales (Computación)
Software de aplicación
Simulación
topic Redes neuronales (Computación)
Software de aplicación
Simulación
https://purl.org/pe-repo/ocde/ford#2.02.01
dc.subject.ocde.es_ES.fl_str_mv https://purl.org/pe-repo/ocde/ford#2.02.01
description La inferencia de Redes Neuronales Profundas (o DNNs, por sus siglas en inglés, Deep Neural Networks) se ha vuelto cada vez más demandante en términos de almacenamiento de memoria, complejidad computacional y consumo de energía. Desarrollar hardware especializado en DNNs puede ser un proceso tedioso, que se alarga aún más si se considera el tiempo requerido en escribir software para ello. Así, esta tesis consiste en la validación del acelerador de hardware de redes neuronales NVDLA (por sus siglas en inglés, Nvidia Deep Learning Accelerator) utilizando un ambiente de co-simulación basado en su plataforma híbrida: un CPU implementado como Prototipo Virtual (PV), basado en el Quick Emulator (QEMU), y el modelo de hardware en RTL del NVDLA dentro de un FPGA. Para ello, la arquitectura más portátil del NVDLA nv_small es configurada en el FPGA de una instancia F1 del servicio E2C AWS. Para complementar el sistema, el PV del NVDLA es usado, consistiendo de un CPU Arm emulado con QEMU, ejecutando el sistema operativo Linux y el software runtime del NVDLA, dentro de una capa de SystemC/TLM conectada al FPGA de la instancia F1 a través de un puerto PCIe. Una vez que la plataforma híbrida de co-simulación está configurada, se ejecutan regresiones de pruebas de hardware en la implementación en el FPGA para revisar la propia funcionalidad e integridad de los bloques que componen al NVDLA. Luego, se ejecutan pruebas de sanidad de software en el PV para confirmar la configuración correcta de todo el sistema integrado. Finalmente, la DNN AlexNet es ejecutada. Los resultados muestran la propia funcionalidad del hardware y del PV, y que la red AlexNet se ejecutó exitosamente en el ambiente de co-simulación, tomando aproximadamente 112 minutos.
publishDate 2023
dc.date.accessioned.none.fl_str_mv 2023-05-23T20:35:03Z
dc.date.available.none.fl_str_mv 2023-05-23T20:35:03Z
dc.date.created.none.fl_str_mv 2023
dc.date.issued.fl_str_mv 2023-05-23
dc.type.es_ES.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/20.500.12404/25017
url http://hdl.handle.net/20.500.12404/25017
dc.language.iso.es_ES.fl_str_mv spa
language spa
dc.relation.ispartof.fl_str_mv SUNEDU
dc.rights.es_ES.fl_str_mv info:eu-repo/semantics/openAccess
dc.rights.uri.*.fl_str_mv http://creativecommons.org/licenses/by/2.5/pe/
eu_rights_str_mv openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by/2.5/pe/
dc.publisher.es_ES.fl_str_mv Pontificia Universidad Católica del Perú
dc.publisher.country.es_ES.fl_str_mv PE
dc.source.none.fl_str_mv reponame:PUCP-Tesis
instname:Pontificia Universidad Católica del Perú
instacron:PUCP
instname_str Pontificia Universidad Católica del Perú
instacron_str PUCP
institution PUCP
reponame_str PUCP-Tesis
collection PUCP-Tesis
bitstream.url.fl_str_mv https://tesis.pucp.edu.pe/bitstreams/9ffe05ab-e854-4473-bd1e-997c36ae15f8/download
https://tesis.pucp.edu.pe/bitstreams/9b1b1cfb-df77-4f34-8f86-d92460a1f8f4/download
https://tesis.pucp.edu.pe/bitstreams/1313fa5d-a180-4b1a-b2c0-37362131db92/download
https://tesis.pucp.edu.pe/bitstreams/28da527b-8844-48f0-be3e-3e27210588aa/download
https://tesis.pucp.edu.pe/bitstreams/d3d09b66-d5d7-40fa-93e2-0c96dca1ca00/download
https://tesis.pucp.edu.pe/bitstreams/2faf75a9-4a38-4cdd-8082-e8d688b1287f/download
https://tesis.pucp.edu.pe/bitstreams/4b956de5-e1df-473d-80e2-1fa01a66080b/download
https://tesis.pucp.edu.pe/bitstreams/c0581a21-26db-48f2-8fad-62d1e09be68a/download
bitstream.checksum.fl_str_mv 08962d009f76cfa4b1f7363976941c0e
88617978b103f59a0de8ba97ba0e3601
5a4ffbc01f1b5eb70a835dac0d501661
8a4605be74aa9ea9d79846c1fba20a33
f8c1d37604c40408804706828a935b16
314660df536c7654f837f0e402109f53
db8f08da85c13f99350d0a1add4b18eb
49cc098ec7670c58ada44b9f411e53d0
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositorio de Tesis PUCP
repository.mail.fl_str_mv raul.sifuentes@pucp.pe
_version_ 1834736833245741056
spelling Villegas Castillo, Ernesto CristopherFreidenson Bejar, David Steven2023-05-23T20:35:03Z2023-05-23T20:35:03Z20232023-05-23http://hdl.handle.net/20.500.12404/25017La inferencia de Redes Neuronales Profundas (o DNNs, por sus siglas en inglés, Deep Neural Networks) se ha vuelto cada vez más demandante en términos de almacenamiento de memoria, complejidad computacional y consumo de energía. Desarrollar hardware especializado en DNNs puede ser un proceso tedioso, que se alarga aún más si se considera el tiempo requerido en escribir software para ello. Así, esta tesis consiste en la validación del acelerador de hardware de redes neuronales NVDLA (por sus siglas en inglés, Nvidia Deep Learning Accelerator) utilizando un ambiente de co-simulación basado en su plataforma híbrida: un CPU implementado como Prototipo Virtual (PV), basado en el Quick Emulator (QEMU), y el modelo de hardware en RTL del NVDLA dentro de un FPGA. Para ello, la arquitectura más portátil del NVDLA nv_small es configurada en el FPGA de una instancia F1 del servicio E2C AWS. Para complementar el sistema, el PV del NVDLA es usado, consistiendo de un CPU Arm emulado con QEMU, ejecutando el sistema operativo Linux y el software runtime del NVDLA, dentro de una capa de SystemC/TLM conectada al FPGA de la instancia F1 a través de un puerto PCIe. Una vez que la plataforma híbrida de co-simulación está configurada, se ejecutan regresiones de pruebas de hardware en la implementación en el FPGA para revisar la propia funcionalidad e integridad de los bloques que componen al NVDLA. Luego, se ejecutan pruebas de sanidad de software en el PV para confirmar la configuración correcta de todo el sistema integrado. Finalmente, la DNN AlexNet es ejecutada. Los resultados muestran la propia funcionalidad del hardware y del PV, y que la red AlexNet se ejecutó exitosamente en el ambiente de co-simulación, tomando aproximadamente 112 minutos.Deep neural network (DNN) inference has become increasingly demanding over the years in terms of memory storage, computational complexity, and energy consumption. Developing hardware targeting DNNs can be a lengthy process, which only grows if considered the time of writing software for it. Therefore, this thesis consists of the validation of the NVDLA deep learning hardware accelerator (NVDLA) using a co-simulation environment based on its hybrid platform: a CPU implemented as a Virtual Prototype (VP) based on Quick Emulator (QEMU) and the NVDLA RTL hardware model on a FPGA. For this, the more portable nv_small architecture of the NVDLA is configured into the FPGA of a F1 instance from the EC2 AWS service. To complement the system, the VP of the NVDLA is used, consisting of an Arm CPU emulated with QEMU running a Linux OS and the NVDLA runtime software, inside a SystemC/TLM wrapper connected to the F1 instance FPGA through a PCI express port. Once the hybrid co-simulation platform is set up, hardware regression tests are run on the FPGA implementation in order to check proper functionality and integrity of the NVDLA component blocks, sanity software tests are run on the VP to check the correct setup of the whole stack, and finally the AlexNet DNN is executed. The results showed proper hardware and VP functionality, and the AlexNet execution in the cosimulation environment was successful, taking approximately 112 minutes.spaPontificia Universidad Católica del PerúPEinfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by/2.5/pe/Redes neuronales (Computación)Software de aplicaciónSimulaciónhttps://purl.org/pe-repo/ocde/ford#2.02.01Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platforminfo:eu-repo/semantics/bachelorThesisreponame:PUCP-Tesisinstname:Pontificia Universidad Católica del Perúinstacron:PUCPSUNEDUIngeniero ElectrónicoTítulo ProfesionalPontificia Universidad Católica del Perú. Facultad de Ciencias e IngenieríaIngeniería Electrónica45484048https://orcid.org/0009-0005-8586-512X75767926712026Silva Cardenas, Carlos BernardinoVillegas Castillo, Ernesto CristopherRaffo Jara, Mario Andreshttps://purl.org/pe-repo/renati/level#tituloProfesionalhttps://purl.org/pe-repo/renati/type#tesisORIGINALFREIDENSON_BEJAR_DAVID_VALIDATION_NVDLA_ARCHITECTURE.pdfFREIDENSON_BEJAR_DAVID_VALIDATION_NVDLA_ARCHITECTURE.pdfTexto completoapplication/pdf1059503https://tesis.pucp.edu.pe/bitstreams/9ffe05ab-e854-4473-bd1e-997c36ae15f8/download08962d009f76cfa4b1f7363976941c0eMD51trueAnonymousREADFREIDENSON_BEJAR_DAVID_STEVEN_T.pdfFREIDENSON_BEJAR_DAVID_STEVEN_T.pdfReporte de originalidadapplication/pdf8360441https://tesis.pucp.edu.pe/bitstreams/9b1b1cfb-df77-4f34-8f86-d92460a1f8f4/download88617978b103f59a0de8ba97ba0e3601MD52falseAnonymousREAD2500-01-01CC-LICENSElicense_rdflicense_rdfapplication/rdf+xml; charset=utf-8914https://tesis.pucp.edu.pe/bitstreams/1313fa5d-a180-4b1a-b2c0-37362131db92/download5a4ffbc01f1b5eb70a835dac0d501661MD53falseAnonymousREADLICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://tesis.pucp.edu.pe/bitstreams/28da527b-8844-48f0-be3e-3e27210588aa/download8a4605be74aa9ea9d79846c1fba20a33MD54falseAnonymousREADTHUMBNAILFREIDENSON_BEJAR_DAVID_VALIDATION_NVDLA_ARCHITECTURE.pdf.jpgFREIDENSON_BEJAR_DAVID_VALIDATION_NVDLA_ARCHITECTURE.pdf.jpgIM Thumbnailimage/jpeg13958https://tesis.pucp.edu.pe/bitstreams/d3d09b66-d5d7-40fa-93e2-0c96dca1ca00/downloadf8c1d37604c40408804706828a935b16MD55falseAnonymousREADFREIDENSON_BEJAR_DAVID_STEVEN_T.pdf.jpgFREIDENSON_BEJAR_DAVID_STEVEN_T.pdf.jpgIM Thumbnailimage/jpeg13924https://tesis.pucp.edu.pe/bitstreams/2faf75a9-4a38-4cdd-8082-e8d688b1287f/download314660df536c7654f837f0e402109f53MD56falseAnonymousREAD2500-01-01TEXTFREIDENSON_BEJAR_DAVID_VALIDATION_NVDLA_ARCHITECTURE.pdf.txtFREIDENSON_BEJAR_DAVID_VALIDATION_NVDLA_ARCHITECTURE.pdf.txtExtracted texttext/plain84798https://tesis.pucp.edu.pe/bitstreams/4b956de5-e1df-473d-80e2-1fa01a66080b/downloaddb8f08da85c13f99350d0a1add4b18ebMD57falseAnonymousREADFREIDENSON_BEJAR_DAVID_STEVEN_T.pdf.txtFREIDENSON_BEJAR_DAVID_STEVEN_T.pdf.txtExtracted texttext/plain9408https://tesis.pucp.edu.pe/bitstreams/c0581a21-26db-48f2-8fad-62d1e09be68a/download49cc098ec7670c58ada44b9f411e53d0MD58falseAnonymousREAD2500-01-0120.500.12404/25017oai:tesis.pucp.edu.pe:20.500.12404/250172025-03-04 23:52:10.896http://creativecommons.org/licenses/by/2.5/pe/info:eu-repo/semantics/openAccessopen.accesshttps://tesis.pucp.edu.peRepositorio de Tesis PUCPraul.sifuentes@pucp.peTk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=
score 13.944067
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).