La discretización del controlador PID se realizó gracias a la aplicación de la transformada Z, la introducción del bloque de muestreo y el tiempo de retención de orden cero. El diseño del controlador fue probado en tres plantas de primer orden y su implementación fue realizada en el software de simulación TIA Portal mediante el lenguaje SCL, con un muestreo de 10 ms y un bloque de interrupción cíclica. El diseño es pre experimental y la investigación es de tipo aplicada. Por último, los tiempos de respuesta se aproximan del controlador PID del Controlador Lógico Programable y el propuesto. El error fue de aproximadamente 9%.