En el presente trabajo de tesis, se desarrolla el diseño de un amplificador operacional - bloque fundamental en sistemas integrados en chip - en base a dispositivos de una tecnología CMOS cuya longitud de canal mínima es 0,35 μm. El diseño se orienta al uso del amplificador como buffer de salida en canales de acondicionamiento de señales médicas. Con la finalidad de aprovechar al máximo la tensión de alimentación disponible se eligió una etapa de salida del tipo rail to rail. Para conducir las cargas externas de manera eficiente y minimizando efectos de distorsión de cruce por cero se adoptó un esquema clase AB para la operación de la etapa de salida. El procedimiento de diseño propuesto permite analizar conjuntamente especificaciones de consumo, ruido, ancho de banda y offset de tal forma que para un conjunto de valores de esas especificaciones, es posible determinar si e...

En el presente trabajo de tesis, se desarrolla el diseño de un amplificador operacional - bloque fundamental en sistemas integrados en chip - en base a dispositivos de una tecnología CMOS cuya longitud de canal mínima es 0,35 μm. El diseño se orienta al uso del amplificador como buffer de salida en canales de acondicionamiento de señales médicas. Con la finalidad de aprovechar al máximo la tensión de alimentación disponible se eligió una etapa de salida del tipo rail to rail. Para conducir las cargas externas de manera eficiente y minimizando efectos de distorsión de cruce por cero se adoptó un esquema clase AB para la operación de la etapa de salida. El procedimiento de diseño propuesto permite analizar conjuntamente especificaciones de consumo, ruido, ancho de banda y offset de tal forma que para un conjunto de valores de esas especificaciones, es posible determinar si e...