Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable

Descripción del Articulo

Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo present...

Descripción completa

Detalles Bibliográficos
Autor: Valega Pacora, Mario Alejandro
Formato: tesis de grado
Fecha de Publicación:2013
Institución:Pontificia Universidad Católica del Perú
Repositorio:PUCP-Tesis
Lenguaje:español
OAI Identifier:oai:tesis.pucp.edu.pe:20.500.12404/5109
Enlace del recurso:http://hdl.handle.net/20.500.12404/5109
Nivel de acceso:acceso abierto
Materia:Sistemas embebidos (Computadoras)--Diseño y construcción
Morfología matemática
Hardware (Computadoras)
https://purl.org/pe-repo/ocde/ford#2.02.01
Descripción
Sumario:Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo presenta el dise~no, la descripci on de hardware y caracterizaci on de un coprocesador morfol ogico capaz de ejecutar las operaciones morfol ogicas de dilataci on, erosi on, apertura, cerradura, gradiente interno y gradiente externo. Este coprocesador opera sobre im agenes binarias con una rapidez de procesamiento apropiada. El trabajo parte de los conceptos de operaciones unidimensionales y bidimensionales para llegar a formular una arquitectura basada en arreglos sist olicos que permite el procesamiento de varias - las y columnas de una imagen de manera simult anea. El dise~no de este coprocesador es parametrizable y portable, siendo posible variar el n umero de procesadores elementales que componen el arreglo sist olico y sintetizar el circuito para cualquier tecnolog a disponible. Adem as, el dise~no incluye tambi en la interfaz de comunicaci on entre un procesador y el coprocesador. Finalmente, se presentan resultados de la s ntesis del circuito, as como su consumo de recursos y rapidez de procesamiento para diferentes con guraciones y plataformas.
Nota importante:
La información contenida en este registro es de entera responsabilidad de la institución que gestiona el repositorio institucional donde esta contenido este documento o set de datos. El CONCYTEC no se hace responsable por los contenidos (publicaciones y/o datos) accesibles a través del Repositorio Nacional Digital de Ciencia, Tecnología e Innovación de Acceso Abierto (ALICIA).